当前位置: 代码网 > it编程>硬件开发>硬件工程 > FPGA原理与结构(0)——目录与传送门

FPGA原理与结构(0)——目录与传送门

2024年08月02日 硬件工程 我要评论
FPGA的设计和软件设计不同,我们所设计的RTL代码最终还是要落实到硬件底层来进行实例化,因此理解硬件底层的内容是很有意义的。

一、 简介

        fpga的设计和软件设计不同,我们所设计的rtl代码最终还是要落实到硬件底层来进行实例化,因此理解硬件底层的内容是很有意义的。

二、可编程逻辑块clb

        可配置逻辑块clb(configurable logic block)是xilinx系类fpga的基本逻辑单元(在各系列中clb可能有所不同,以下我们主要讨论xilinx 7系类),是实现时序逻辑电路和组合逻辑电路的主要逻辑资源。

1、可配置逻辑块clb(configurable logic block)

fpga原理与结构——可配置逻辑块clb(configurable logic block)icon-default.png?t=n7t8https://blog.csdn.net/apple_53311083/article/details/132102065

2、查找表lut(look_up_table)

fpga原理与结构——查找表lut(look_up_table)icon-default.png?t=n7t8https://blog.csdn.net/apple_53311083/article/details/132119947

3、存储单元(storage elements)

fpga原理与结构——存储单元(storage elements)icon-default.png?t=n7t8https://blog.csdn.net/apple_53311083/article/details/132124347

4、数据选择器mux(multiplexers)

fpga原理与结构——数据选择器mux(multiplexers)icon-default.png?t=n7t8https://blog.csdn.net/apple_53311083/article/details/132273595

5、移位寄存器(shift registers)

fpga原理与结构——移位寄存器(shift registers)icon-default.png?t=n7t8https://blog.csdn.net/apple_53311083/article/details/132259262

6、分布式ram(distributed ram,dram)

fpga原理与结构——分布式ram(distributed ram,dram)icon-default.png?t=n7t8https://blog.csdn.net/apple_53311083/article/details/132239286

7、进位链carry 

fpga原理与结构——进位链carryicon-default.png?t=n7t8https://blog.csdn.net/apple_53311083/article/details/132282247

二、块ram(bram)

        bram就是嵌入在fpga中的整块的ram资源,是fpga中重要的存储资源。在早期的fpga架构中,基本上只使用基于查找表和触发器的逻辑块实现用户电路,可用作存储要素的就只有逻辑块中的触发器。因此很难在芯片上保存大量数据,而有这样需求的应用需要在fpga上连接外部存储器。但是在很多情况下,fpga和外部存储器的带宽会成为系统的瓶颈,从而限制整体性能。因此商用的fpga架构在发展中开始集成高效的片上存储器。这就是我们bram的由来。

8、块ram(block ram,bram)

fpga原理与结构——块ram(block ram,bram)icon-default.png?t=n7t8https://blog.csdn.net/apple_53311083/article/details/132253916

9、ram ip核原理学习

fpga原理与结构——ram ip核原理学习icon-default.png?t=n7t8https://blog.csdn.net/apple_53311083/article/details/132326228

10、ram ip核的使用与测试

fpga原理与结构——ram ip核的使用与测试icon-default.png?t=n7t8https://blog.csdn.net/apple_53311083/article/details/132359524

11、rom ip的使用与测试

fpga原理与结构——rom ip的使用与测试icon-default.png?t=n7t8https://blog.csdn.net/apple_53311083/article/details/132368302

12、fifo ip核原理学习 
fpga原理与结构——fifo ip核原理学习icon-default.png?t=n7t8https://blog.csdn.net/apple_53311083/article/details/132378996

13、fifo ip核的使用与测试 

fpga原理与结构——fifo ip核的使用与测试icon-default.png?t=n7t8https://blog.csdn.net/apple_53311083/article/details/132471818

三、时钟资源

         时钟,即clock信号,是由晶体经过激发产生的振荡电路。模拟端通过各种技术(pll,dpll)产生规律、周期性变化的信号给数字端,数字端使用该信号的边沿进行过赋值(procedural assignment)操作。

14、时钟资源

fpga原理与结构——时钟资源icon-default.png?t=n7t8https://blog.csdn.net/apple_53311083/article/details/132307564

15、时钟ip核原理学习

fpga原理与结构——时钟ip核原理学习icon-default.png?t=n7t8https://blog.csdn.net/apple_53311083/article/details/132497850

16、时钟ip核的使用与测试

fpga原理与结构——时钟ip核的使用与测试icon-default.png?t=n7t8https://blog.csdn.net/apple_53311083/article/details/132689674

未完待续

(0)

相关文章:

版权声明:本文内容由互联网用户贡献,该文观点仅代表作者本人。本站仅提供信息存储服务,不拥有所有权,不承担相关法律责任。 如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件至 2386932994@qq.com 举报,一经查实将立刻删除。

发表评论

验证码:
Copyright © 2017-2025  代码网 保留所有权利. 粤ICP备2024248653号
站长QQ:2386932994 | 联系邮箱:2386932994@qq.com